PLL: Yes, اہم مقصد: Memory, DDR2, ان پٹ: SSTL-18, آؤٹ پٹ: SSTL-18, سرکٹس کی تعداد: 1, تناسب - ان پٹ: آؤٹ پٹ: 1:10,
PLL: No, آؤٹ پٹ: Clock,
PLL: Yes, اہم مقصد: SONET/SDH, Stratum, ان پٹ: LVCMOS, آؤٹ پٹ: LVCMOS, LVPECL, سرکٹس کی تعداد: 1, تناسب - ان پٹ: آؤٹ پٹ: 11:13,
PLL: Yes, اہم مقصد: SONET/SDH, Telecom, ان پٹ: LVCMOS, آؤٹ پٹ: LVCMOS, LVPECL, سرکٹس کی تعداد: 1, تناسب - ان پٹ: آؤٹ پٹ: 6:5,
PLL: Yes, اہم مقصد: 3G, Ethernet, SONET/SDH, ان پٹ: LVCMOS, LVDS, LVPECL, آؤٹ پٹ: LVDS, سرکٹس کی تعداد: 1, تناسب - ان پٹ: آؤٹ پٹ: 2:2,
PLL: Yes, اہم مقصد: SONET/SDH, ان پٹ: CMOS, آؤٹ پٹ: CML, CMOS, سرکٹس کی تعداد: 2, تناسب - ان پٹ: آؤٹ پٹ: 3:3,
PLL: Yes, اہم مقصد: Ethernet, SONET/SDH, Telecom, ان پٹ: LVCMOS, آؤٹ پٹ: LVCMOS, سرکٹس کی تعداد: 1, تناسب - ان پٹ: آؤٹ پٹ: 11:10,
PLL: Yes, اہم مقصد: Ethernet, SONET/SDH, ان پٹ: CML, آؤٹ پٹ: CML, سرکٹس کی تعداد: 1, تناسب - ان پٹ: آؤٹ پٹ: 2:2,
